.

.

Allahindlused
FPGA+USB3.0 arengu pardal CYUSB3014 arengu pardal FX3 arengu pardal DDR2 kaamera cmos

FPGA+USB3.0 arengu pardal CYUSB3014 arengu pardal FX3 arengu pardal DDR2 kaamera cmos

€ 909.99

Kaupadest
Saadaval.


FPGA+USB3.0 arengu pardal CYUSB3014 arengu pardal FX3 arengu pardal DDR2 kaamera cmos
Näpunäited :
See suite on peamine versioon, USB3.0, ja FPGA kiip on EP3 C16 F484 C8 N
Toote tutvustus :
Start - altera - ddr2 normaalse arengu nõukogu (edaspidi alustada arengu pardal tavaline versioon) on hoolikalt kavandatud FPGA development board center + start development board, peamine kiip arhitektuur on : CYUSB3014 (FX3 seeria kiibid) + EP3 C40 F484 / EP3 C16 F484 (FPGA chip, 2 vali 1) + MT47 H64 M16 HR (1 gbits 16 ddr2 kiibid, 2 viilu). Arengu juhatuse center on kodumaised tuntud usb development board tarnijate, usb projekti teadus-ja arendustegevuse töötajad on paljude aastate kogemus, et viia läbi projekt sisaldab mikroelektroonika mõned kodumaised tuntud asutused nagu projekti Hiina teaduste akadeemia. Toote kvaliteet on usaldusväärne.
Kui USB3.0 kiip KASUTAB Cypress on FX3 seeria cyusb3014-bzxi kiip, mis on USB3.0 spetsifikatsioon ja 5 Gbps edastamise protokolli standard, mis on kooskõlas USB2.0, USB1.1 ja USB1.0. Kiip sisaldab ARM926 EJ kernel, 512 K RAM ja rikkalik välisseadme liidese : I2 C, I2 S, UART, SPI, jne.
Start - altera - ddr2 arengu pardal ringkonnakohtu trükkplaadi 8 kiht, vastavalt tööstus-standard töötada disaini, kaks ddr2-kiipe saab stabiilne joosta 200 MHZ (FPGA KASUTAB - 6 tase), kui FPGA kiibid ja FPGA minna koos välise IO vahel line vastu isomeetriline disain, tagavad usaldusväärse edastamise high-speed signaali. Kaks 1 Gbits DDR2 kiibid vastu eraldi aadress, kontrolli -, bussi-ja andmesiin, et toetuse kasutamine ping-pong andmete edastamise režiimi.
Miks kaks DDR2 kiibid? Lisaks leiavad ühilduvuse lauatennis kuulu andmete edastamise režiimi, saab ka toetust andmed sisend ja väljund, kasutades suur salvestab samal ajal, see saab alustada edastamise kiirust arendab acme, nõudluse rahuldamiseks igasuguseid andmete edastamine. Kaks DDR2 kiibid, saate vahemälu 256 Mbytes (2 Gbits) andmed, ja sa ei pea kunagi muretsema puuduvad andmed, kui oled koondkorralduse! Nagu allpool näidatud, et suurim väärtus kiirusega sekundis - minimaalne väärtus = 170 MB/s, ja vahemälu saab lugeda nii kaua, kui see on suurem kui väärtus.
Peamised omadused USB3.0 arengu pardal
Näide kiire ja stabiilne andmeside (allika kood). Test data -> ddr2-> ORI FIFO-interface -> cyusb3014-> USB3.0 interface ->PC funktsiooni on võimalik saavutada hea bait (hea number, mitte kaotada arv), võimalikult kõrge 220 Mbytes/s ülekande kiirus.
Suur mälu, suur ribalaius. Kaks DDR2 kiibid 128 M baiti ja stabiilne töötab 200 MHz (kui FPGA on -6), sõltumatu buss vastab kõigile liiki andmeedastuse vajadustele.
Pakkuda DDR2 virtuaalne FIFO moodul (FPGA lähtekood), et täita suur vahemälu nõuetele, on ideaalne valik andmete kogumise jaoks. DDR2 ei kontrolli, mis põhineb NIOS II süsteemi ja andmete edastamine on tõhusam.
Kui ühendatud pistiku haardega IO isomeetriline disain, võivad kasutajad ühendada otse välised seadmed, high-speed arengu pardal kiiresti lõpetada toote disain (development board moodul võib olla varjatud kasutaja süsteemi, anname vineer soodushinnaga).
Andmete edastamise vahel FPGA ja CYUSB3014 KASUTAB dual-channel disain, kõrge-kiirus andmete edastamise kanal ja madala kiiruse kontrolli juhise edastamise kanal on sõltumatu.
Rikas tarkvara tugi võimaldab teil õppida ja areneda kiiremini ja tõhusamalt.
USB3.0 arengu pardal peamine riistvara ressursse
Usb 3.0 kiip : cyusb3014-bzxi (Cypress FX3 seeria USB3.0 kiip koos ARM926 EJ kernel)
FPGA kiip : EP3 C16 F484 C8 N (Altera firma Tsüklon III seeria FPGA chip),
Vaikimisi konfiguratsioon on EP3 C16 F484 C8 N, ja EP3 C40 F484 C8 N on default USB3.0 arengu pardal Ettevõtte Edition To seadistada
DDR2 kiip : MT47 H64 M16 HR (Mikronit firma DDR2 chip), 16 bit 1 Gbits (128 MBytes), 2 tükki (ühise 2 Gbits)
FPGA konfiguratsiooni kiip : sobib EPCS64 (64 Mbits võimsus)
USB konfiguratsioon protsessor : I2 C liides konfiguratsiooni kiip 24 LC256, SPI liides konfiguratsiooni kiip m25p40-vmn6tpb
Võimsus kiip : TPS650243 (Ti multi-channel Power management chip, FPGA süsteem Võimu hea partner)
USB3.0 liides : Micro B-Tüüpi liides
USB liides kaitse kiip : RCLAMP0524 J
RS232 serial port : MAX3232 (Maxim RS232 chip), toetab full duplex
Nuppude ja LED : 4 tee Nupud ja 4 led
72 laiendid IO : 24 IO 1.8 V, 3.3 V IO, 16 2.5 V või 3.3 V seadistatav IO (toetada LVDS ülekanne)
Kui Usb3.0 kiip IO on kehtestatud FPGA, mis on mugavam kasutada.
Peamised tarkvara vahendeid USB3.0 arengu pardal
• täielik firmware alla laadida programmi, Laadida püsivara taotluse läbi ja läbi CYUSB3014;
Kogu online kavandamise programm ei nõua programmeerijad kirjutada programmi konfiguratsiooni kiip rakendamise kaudu;
Täielik online simulatsioon süsteemi kasutatakse simuleerida firmware programmi USB3.

Toote kohta

Brändi Nimi:
MLLSE
Ka ostjad valivad